アンダーフィルの化学的＆物理的特性
本年も、米国リードイグジビション社より’９８ネプコンウェストカンファレンスの論文について、著作権を得、以下のホームページの通り、2冊の海外技術レポートを出版しました。
たとえ、原文をお持ちでかつ英語に精通していましても、本書の価値は、微塵も低下することはないと考えています。訳者は、１５年以上ＳＭＴの翻訳に努めていますが、やはり和文の方が、はるかに速く、かつ正確に読め、記憶に残ります。難解な文法やいいまわしなどで苦労するよりも、より経済的です。
7月号は、当社出版の海外技術レポートの内から3論文を選び、紹介します。いずれも4割程度を省略しています。
アンダーフィルの化学的＆物理的特性 9807
（まえがき）
言うまでもなくUF剤の特性がFC実装のキーポイントの１つであり、本レポートは基本的観点から、UF剤の化学的及び物理的特性を分りやすく説明している。
序
アンダーフィル（UF）は大型コンピューターのフリップチップ（FC）接合を腐蝕から守るための試験が最初である。この試験で熱疲労が減少するという予期せぬ効果が見い出された。
熱膨張係数（CTE）の低いシリコン基材のFCが有機質PCBに実装されると、温度サイクルごとに大きい応力がFCはんだ結合にかかる。このためＦＣは有機基材上には使えないと考えられていた。
硬化後チップ表面と同程度のCTEを持つUFは、PCB表面の動きを抑制し、熱応力はPCB内に非破壊的歪として分散される。その結果FCの接合は妥当な寿命を持つようになった。
原理は簡単だがUFの設計は決して容易ではない。まずダイ下部の狭い空間（今日25ミクロンメーター以下が要求される）に水のように流入せねばならない。硬化後には岩石の様に固くチップ基板間を接着せねばならない。結果としてＵＦ層は図1に示したように、ＦＣ接合を保護するのである。
図1
本報ではＵＦの化学、フィラーに関する各種の要因や温度の効果について述べる。
ポリマー
電子材料としてポリマーは、硬化性、絶縁性、低吸湿性、熱的・力学的特性に加えて各種の要求に対応性を持つことが重要であり、エポキシはそれらを満足している。
エポキシは二種類のポリマー（樹脂と硬化剤）が結合しあって長いポリマー鎖を作る。両ポリマーの選択組合せで高度の多様性が得られる。ＵＦ用には低粘度の液状樹脂が求められ、硬化剤についても同じである。
硬化剤は酸無水物を使うのが普通であり、エポキシ環と反応して安定なポリエステルを生成する。エポキシ樹脂は2ｹ以上の反応点を持つので、長いポリマー鎖を作ると同時に隣りの分子とも結合し、いわゆる架橋構造を作り、強固で安定な物性となる。
UF組成
ポリマーは相対的に大きいCTEを持つ。普通のエポキシは70～80ppm/℃、シリコンは2.3、共晶はんだは25のCTEを持っている。
UFの熱膨張はＸＹ面ではFCによって制限されるがＺ方向には自由である。エポキシのみによるＵＦは、はんだの3倍のCTEを持つので、FC－PCBが加熱される際、はんだ接合に引張応力が、冷却時には圧縮応力が働き、接合に破壊作用が反復的にかかることになる。
実用的ＵＦのＣＴＥはＦＣ接合部のCTEに近いことが必要であり、ある研究はＵＦのＣＴＥは接合部のCTEより10ppm/℃低いのが最適であると報告している。
ＣＴＥ減少の最も簡単な方法は低膨張率のフィラーを加えることであり、絶縁性、安定性も含めて溶融シリカが理想的である。
シリカの添加はCTEを直線的に低下させ、65％の添加でUFのCTEは10ppm／℃程度となる。しかし、フィラーをたっぷり添加した時の問題は粘度の急上昇である。図5に添加量と粘度の関係を示した。 従ってUF形成時間短縮のために種々の改良が必要であった。
図5(省略)
フィラーと流れの科学
球形のフィラーが不規則な形状のフィラーよりも流れを妨げないことは直感的に理解される。卵形フィラーは球形より高粘度を与え、破砕粉を用いると全く流れないペーストを生じる。
形だけでなく表面の平滑性も重要である。この要因は微粒になるほど大きく、8ﾐｸﾛﾝﾒｰﾀｰの球形フィラーは表面を最高に平滑にしないと高粘度を生じる。その原因は微粒化に伴いその表面積が非常に大きくなるためである。高い流動性を得るにはフィラー径は大きい方が良いが、ギャップ幅が最大粒子径を制限する。
ギャップ幅による制限
FCのギャップ幅は、はんだバンプの300ﾐｸﾛﾝﾒｰﾀｰからフレキへの圧熱接合による15ﾐｸﾛﾝﾒｰﾀｰまである。ギャップ幅を種々変えて試験した結果、円滑な流動のためには、ギャップ幅は粒子径の2倍以上必要なことが確かめられた。結論として粒子径はギャップ幅の1/3～1/4にすべきである。
加熱と流動性
微粒子を多量添加すると高粘度になる問題を解決するのは温度である。図９に粘度の温度変化を、図10には実用的な流れ速度の温度変化を示した。従って製造装置にはヒーターや予熱室の設置が必要となる。
図９
（以下全て、省略）
図１０
表面張力、濡れ剤
硬化後の物性
ガラス転移温度（Tg）
その他の物性への硬化温度の影響
結論
ACF（非等方性導電フィルム）を使ったFCオンボード（FCOB）実装
（まえがき）
ACF（非等方性導電フィルム）を使った安価で大量生産向きのFC接合について、バンプ形状・材質、PCBパッド材質による収率、信頼性への影響をテストしている。
１．序
DCA（Direct Chip Attach）とは、何らかの材料（はんだ、伝導性接着剤、非等方導電性フィルム（ACF；anisotropic Conductive Film））を用い、何らかの手段（ワイヤボンド、はんだバンプなど）により、直接チップをPCBに実装することと定義される。DCAはパッケージしないため、最もコストが安く信号遅れも少ない。
本報では、無はんだFCのPCBへのDCAを検討する。チップは三種類のバンプ（Cu, Au, Ni-Au）を用意した。FR－4上のCuパッドは無電解Ni-Auメッキと有機コート品（OCC：Organic Coated Copper 訳者注：Organic Solder Preservatives : OSPとも呼ぶ）を作った。日立のACFを用いた．図１に設計、材料、実装の流れを示した。ステップの要点と安定性試験の結果を報告する。
図１
２．ウェハー
チップサイズ：12.7×12.7mm, 0.64mmt。 チップの間隙：0.15mm。 パッド；0.2×0.2mm。 ピッチ；0.36mm。
全てのパッドはビア配線によって交互に接続されている。
３．ウェハーのバンプ付け
３．１ 金バンプ付け
下地の金属化はTi（0.1～0.2ミクロン）ついでW（0.3～0.5ミクロン）をスパッターした。バンプマスクを用いてその上に20ミクロンの絶縁層を形成し、20ミクロンの電解金メッキを施した。図3（省略）はAl上の金バンプを示す。このバンプのマイクロ硬度は平均120（ヴィッカース）であった。
３．２ Cuバンプ付け
Auの場合と殆ど同様に行われるが、下地はTi/Cu（0.5～0.8ミクロン）である。電解Cuめっき（20ミクロン）表面は酸化され易いので、薄いSn層を無電解で加えた。図４（省略）はウェハー上の電解メッキ銅バンプの断面である。このCuバンプのマイクロ硬度は100であった。
３．３ Ni-Auバンプ付け
Ni-Auバンプは1995年にPICOPAKで作成された。平均バンプ高さは24μm。（PICOPAKのNi－Auプロセスフローは省略した）
図5はZn下地Ni-Auバンプの断面である。
図５
４．PCB
チップに合わせて作成した。Cuパッドは丸く（0.2mmφ）ピッチ0.36mmとした。表面仕上げとして無電解Ni-Auと有機質コートの二種類を作成した。
５．ACF
図６ａ
日立化成の二層ＡＣＦを用いた。（図6ａ）それは熱硬化接着剤の層と、2～5μmのNi粒子を充てんした熱硬化接着剤の層とから成り、各々約30μmの厚さである。後者の層をPCB面に向けて張った方が、Ni粒子の効率が良いと報告されている。（図６ｂ）
図６ｂ
６．ACFを用いるFCOB実装
二種類の表面処理（Ni-Au,OCC）FR－4基板に100ヶ以上のチップを接合した。それらは三種類のバンプを持っている。
実装方法は極めて簡単でクリーンである。最初にACFをチップより少し大きく切って、PCBに貼り付ける。80℃、10kg/cm２，5秒プレスする。位置合わせ機のカメラで確認後、チップをACFの上に置く。最後にボンダーに移し180℃、5kg/cm２、20秒圧接する。
図８
図９はPCBのCu-Ni-AuパッドとFCのAuバンプとのACF接合の断面写真である。２～３ヶのNi粒子の存在が確認される。電解Auメッキは無電解Au/Niより柔らかいので、Ni粒子はチップのAuバンプに貫入している。
図９
図10（省略）はFCのCuバンプと、PCBのCu-Ni-AuパッドのACF接合の断面である。Ni粒子はFCの電解Cuに貫入している。
図11（省略）はFCのNi-AuバンプとCu-Ni-Auパッドの場合の断面である。Ni粒子の貫入が小さく、ひどい変形を起こした粒子も見られた。
図12（省略）はFCのCuバンプとOCC－Cuパッドとの場合の断面であるが、Ni粒子が両方のCuに貫入していることが分かる。
一般にACF接合の収率はバンプの種類とPCBの平面度に強く依存する。Cuバンプが最高の収率をNi-Auバンプが最低の収率を与えたが、相対的硬度の大小が原因である。OCCパッドが好成績を示したが、これはOCCパッドの平面性が良いためである。
７．ACF結合FCOBの熱サイクルテスト
（図も含め省略 ；熱サイクルテストの結果、各種表面処理により接続抵抗が異なる挙動）
８．表面絶縁抵抗（SIR）テスト
空隙の小さいバンプ／パッドとバンプ／パッド間の絶縁抵抗は信頼性の良い指標である。 (以下図も含め、省略)
９． 結論
（省略）
ローコストはんだバンプCSP-NuCSP
（まえがき）
NuCSPは、何よりもローコストで、かつ従来技術を使え、SMTと両立することを第1目標として開発されたLGAタイプのCSPであり、本レポートでは機械的特性・電気的特技はもちろん信頼性についても詳細に検討している。
１．要約
はんだバンプＦＣのランドグリッドアレー（ＬＧＡ）ＣＳＰ（NuCSPと呼ぶ）を紹介する。NuCSPは中間基材（インターポーザー）を持つ最小容積のパッケージである。設計思想は、微細ピッチのチップパッドを、ＰＣＢのより大きいピッチの面配列パッドに再分配するため、中間基材を使おうとするのである。通常のＰＣＢプロセスを使えるのでNuCSPは低コストであり、低ピン数のメモリチップ応用（ASIC）に向いている。またNuCSPはSMTを適用でき、150μmの共晶ソルダーペーストでＰＣＢに接合できる。
２．序
最もコスト効果のあるパッケージはＤＣＡである。 しかし、はんだバンプ付KGD（Known Good Die）の入手とコスト、および対応する微細配線ＰＣＢの入手とコストに問題があり、まだ検討中である。
他方ＣＳＰと呼ばれる新パッケージ技術が登場した。 殆どのＣＳＰの特長は、中間基材を使ってチップ上の微細パッドを、より粗い面配列パッドに再分配することである。
一般にＣＳＰの利点は取扱いが容易であり、設備的制約が少ないことである。少なくとも40種、５群のＣＳＰがある。 これらの多くは余りにも高価か、ＰＣＢに接続し難い。
本報では、非常に低コストのＣＳＰを、メモリーチップと低ピン数ASIC用に提案する。それはMotorolaのSLICC Slightly larger than IC Carrierと似ているが、鉛リッチはんだに代り共晶はんだバンプとはんだコートを使わず、有機コート銅（OCC）のＦＲ-4やＢＴ基材を使う点が異なる。またNuCSPは、はんだボールを使用しないLGAパッケージである。したがってSLICCより安価である。同様な例として松下のLGAがある。ワイヤーボンドによるNuCSPもあるが、ここでは触れない。
３．NuCSPパッケージ
はんだバンプ付FＣ技術を使った NuCSPの断面を模式的に図1に示した。それは低パワー、低ピン数のチップ用である。チップの周辺にあるファインピッチパッドから、PCB上のより大きなピッチのエリアアレイパッドへ再配列する。即ち、基材の外辺部にあるパッドから内部に配線し、ビアを通して、PCBの面配列パッドに合わせた底面のパッドに接続している。
図１
NuCSPの特徴をまとめると
・150μmソルダーペーストでPCBに接続できるLGAである。
・外辺パッドから内部に配線する。
・配線はバイヤホールを通しパッケージ基板底面の銅パッドに接続。
・パッケージ銅パッドは0.5, 0.75, 1.0mm。
・パッケージの寸法は、ほぼダイ寸法＋1.0mm。
・SMTと両立する。
・自己位置修正能（セルフアライメント機能）がある。
・アンダフィルによってＦＣバンプは高信頼性となる。
・PCBと中間基材の熱膨張係不一致（TEM：Thermal Expansion Mismatch）が小さい。
４．32ピンSRAM用ICウェハー
チップサイズ； 3.6×6.3mm，
パッド； 90×90μm
パッドピッチ； 192μm，
チップ厚さ； 675mm
パッドは二つの短辺側にのみ並べられている。
５．ウェハーのバンプ付けとバンプの特性
はんだバンプは電気めっきによる（図5）。バンプ高さが90μmになるよう、レジストより高くなるまでメッキを行う（マッシュルーム型となる）。
その後リフローすることにより図６の通り球形となる。
図５
図６
５Ａ．バンプ高さの測定
ニコン顕微鏡で高さを測定した。センターバンプはパッドサイズが大きく最も大となった（図から読むと約110μm）。高さの変動は少なく平均90μmであった。
５Ｂ．バンプ強度の測定
バンプのせん断強度をRoyce Model 55Oで測定した。チップ表面から45μmの高さにせん断ウェッジを置き100μm/sの速度で押す。平均のバンプ強度は32.7ｇであり、変動は±4.3gであった。
６．NuCSPの基材デザイン
チップ特性に合わせて32ピンSRAM用NuCSPを設計した。配線図を図9、10に示した。厚さ0.55mmの高Tg材料を用いた。
図９ 図１０
表面パッド径；88μm
表面パッドピッチ；192μm
表面はんだマスクの開口；140μm
表面はんだマスクピッチ；192μm
配線の幅とスペース；共に87.5μm
ビア径；0.3mm
ビアランド；0.5mm
裏面パッド径；0.5mm
裏面パッドピッチ；１mm
７．NuCSP基材製造
基材の製造は通常の方法である。ただしドリル穴に滑らかな銅メッキ厚さを持たせるため、水平銅メッキを採用しており、又ユニークな回路形成プロセスとしている（80μm配線で収率が80％以上）。
８．NuCSP組立
８Ａ．フラックス塗布、搭載
作業前にチップと基材はIPA洗浄する。本報の場合、ノークリーンフラックスを用いた。搭載は１台のlook up ＆down カメラを持つ研究用FCアラインメントボンダーを用いた。搭載精度は±12μmであった。
８Ｂ．はんだリフロー
試料はDIMA SMT システムのコンベヤーに置かれ、窒素気流下でリフローされた。
(以下全て省略)
８Ｃ．アンダーフィル（UF）適用
９．検査
１０．NuCSPの機械的・電気的特性
１１．NuCSPのPCBへのはんだ接合信頼性
１２．まとめ
